s
Sesiya.ru

Архитектуры и микроархитектуры универсальных компьютеров

Информация о работе

Тема
Архитектуры и микроархитектуры универсальных компьютеров
Тип Экзаменационные билеты
Предмет Информатика
Количество страниц 3
Язык работы Русский язык
Дата загрузки 2014-06-07 13:34:24
Размер файла 14.48 кб
Количество скачиваний 2
Скидка 15%

Поможем подготовить работу любой сложности

Заполнение заявки не обязывает Вас к заказу


Скачать файл с работой

Помогла работа? Поделись ссылкой

Вопросы к экзамену по курсу
«Архитектуры и микроархитектуры универсальных компьютеров»
1. Основные принципы проектирования вычислительных машин. Закон Амдала. Принцип локальности. Использование параллелизма. Основное уравнение производительности микропроцессора.
2. Общие понятия об архитектуре ЭВМ. Требования, предъявляемые к архитектуре. Основные параметры ЭВМ: производительность, энергопотребление, надежность, стоимость..
3. Системы команд. Структура команды. Многоадресные и одноадресные системы команд. Безадресная (стековая) система команд. Способы адресации.RISC- и CISC-архитектуры.
4. Виртуальная память. Мультипрограммирование и необходимость введения виртуальной памяти. Способы реализации виртуальной памяти. Размер страницы. Организация таблиц. Страничное ассоциативное ЗУ (TLB).
5. Теги. Типы и форматы данных. Свойства тегированной архитектуры. Динамический контроль и контекстная защита.
6. Конвейерная обработка. Организация конвейера. Информационная зависимость по данным и управлению. Влияние условных переходов на производительность конвейера. Проблема точного прерывания.
7. Организация конвейера. Причины простоя конвейера и способы их устранения. Отложенное ветвление.
8. Кэш-память. Свойства адресной локальности рабочего множества. Различные способы организации. Алгоритмы замещения.
9. Эффективность кэш-памяти и способы ее оптимизации. Специализация и иерархия кэш-памяти. Размещение информации на различных уровнях иерархии.
10. Процедурный механизм. Требования к процедурному механизму. Способы передачи параметров и возврат значения. Процедурный стек. Механизм регистровых окон.
11. Синхронизация параллельных процессов. Общие данные и критические секции. Программные и аппаратные способы синхронизации параллельных процессов.
12. Многопроцессорные системы. Классификация многопроцессорных систем. Проблема когерентности кэш-памяти и способы ее решения.
13. Когерентность памяти. Протоколы когерентности со слежением и на основе справочника.
14. Модели согласованности памяти (memory consistency). Микроархитектурная поддержка требований модели согласованности памяти. Средства синхронизации процессов при различных моделях согласованности памяти.
15. Условные переходы. Влияние переходов на производительность конвейера. Методы предсказания направления ветвления и адреса перехода. Статическое и динамическое предсказание.
16. Динамическое предсказание переходов, его место в конвейере процессора. Буфер адресов переходов, буфер адресов возвратов. Восстановление после ошибок предсказания.
17. Организация оперативной памяти. Структура ячейки и массива динамической памяти. Интерфейс и временные параметры модулей динамической памяти. Расслоение.
18. Суперскалярная организация. Особенности реализации устройств выборки, декодирования, планирования, исполнения и завершения команд. Виды информационной зависимости по данным. Переименование регистров. Исполнение команд с изменением порядка.
19. Динамическое планирование исполнения команд в суперскалярных процессорах.Алгоритмы с переименованием архитектурных регистров в номера станций резервирования (алгоритм Томасуло), в номера ячеек буфера восстановления порядка и в номера физических регистров.
20. Проблема точного прерывания и её решение. Буфер восстановления порядка (ROB). Спекулятивное исполнение команд.
21. Векторные компьютеры. Организация векторных вычислений с помощью конвейера. Векторные регистры и векторные операции. Способы увеличения степени векторизации: зацепление, использование масок и индексных регистров.
22. Машины с широким командным словом (VLIW). Машины с явным параллелизмом на уровне команд (EPIC). Статическое планирование как метод увеличения эффективности работы конвейера на скалярных программах. Формат команд и управление. Спекулятивные и предикатные вычисления.
23. Зависимости по данным через память, их обнаружение и разрешение. Исполнение команд чтения и записи в память в произвольном порядке.
24. Многопоточное исполнение. Виды многопоточности. Дополнительное оборудование и производительность.
25. Графические процессоры, их применение к задачам общего назначения. Особенности архитектуры и микроархитектуры, сравнение с векторно-конвейерными архитектурами и векторными расширениями скалярных архитектур.
26. Особенности архитектуры и микроархитектуры встроенных компьютеров. Сигнальные процессоры (DSP).
27. Неявная многопоточность. Расширение окна спекулятивного исполнения за счет исполнения кода после точки схождения. Соблюдение зависимостей по управлению и по данным.

© Copyright 2012-2020, Все права защищены.